최근 반도체 공정이 3nm 수준까지 발전했다는 뉴스를 접하며, 트랜지스터는 과연 어디까지 작아질 수 있는지 궁금해졌습니다.
과거에는 무어의 법칙에 따라 집적도가 지속적으로 증가했지만, 최근에는 기술 발전 속도가 둔화되고 있다는 점에 주목하였습니다.
단순히 기술이 어려워진 것이 아니라, 물리적 한계가 존재하는 것은 아닐까라는 의문에서 탐구를 시작하였습니다.
이에 반도체 미세화의 물리적 한계를 분석하고, 이를 극복하기 위한 3D 구조와 차세대 재료 기술을 조사하며 반도체 산업의 미래 방향을 탐구하고자 하였습니다.

본 포트폴리오는 단순한 기술 소개가 아니라, 미세화의 물리적 한계를 출발점으로 구조 혁신과 재료 혁신까지 확장한 분석형 탐구입니다.
단채널 효과와 양자 터널링과 같은 물리 현상을 이해하고, FinFET·GAA·3D NAND 구조의 원리를 연결하여 설명하였습니다.
또한 SiC·GaN 등 차세대 반도체 재료의 물리적 특성과 산업적 의미까지 통합적으로 고찰하였습니다.
이를 통해 반도체 기술 발전을 “더 작게”라는 관점이 아닌, “구조와 재료의 혁신”이라는 패러다임 전환의 관점에서 재해석한 것이 본 포트폴리오의 특징입니다.

세부 목차는 다음과 같습니다.

1. 무어의 법칙은 왜 한계에 도달했는가
- 탐구 보고서

2. 3D 구조는 어떻게 미세화 한계를 극복하는가
- 탐구 보고서

3. 미세화 이후의 반도체는 어디로 가는가
- 탐구 보고서
- 발표 PPT
- 발표 대본
- 예상질문 및 모범답변

4. TCAD 시뮬레이션 개념 조사 및 전기장 분포 해석
- 탐구 보고서